1、延遲問(wèn)題：  

    從上表可以看出，在同等核心頻率下，DDR2的實(shí)際工作頻率是DDR的兩倍。這得益于DDR2內(nèi)存擁有兩倍于標(biāo)準(zhǔn)DDR內(nèi)存的4BIT預(yù)讀取能力。換句話說(shuō)，雖然DDR2和DDR一樣，都采用了在時(shí)鐘的上升延和下降延同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞剑獶DR2擁有兩倍于DDR的預(yù)讀取系統(tǒng)命令數(shù)據(jù)的能力。也就是說(shuō)，在同樣100MHz的工作頻率下，DDR的實(shí)際頻率為200MHz，而DDR2則可以達(dá)到400MHz。  

    這樣也就出現(xiàn)了另一個(gè)問(wèn)題：在同等工作頻率的DDR和DDR2內(nèi)存中，后者的內(nèi)存延時(shí)要慢于前者。舉例來(lái)說(shuō)，DDR 200和DDR2-400具有相同的延遲，而后者具有高一倍的帶寬。實(shí)際上，DDR2-400和DDR 400具有相同的帶寬，它們都是3.2GB/s，但是DDR400的核心工作頻率是200MHz，而DDR2-400的核心工作頻率是100MHz，也就是說(shuō)DDR2-400的延遲要高于DDR400。  

    2、封裝和發(fā)熱量：  

    DDR2內(nèi)存技術(shù) 大的突破點(diǎn)其實(shí)不在于用戶們所認(rèn)為的兩倍于DDR的傳輸能力，而是在采用更低發(fā)熱量、更低功耗的情況下，DDR2可以獲得更快的頻率提升，突破標(biāo)準(zhǔn)DDR的400MHZ限制。  

    DDR內(nèi)存通常采用TSOP芯片封裝形式，這種封裝形式可以很好的工作在200MHz上，當(dāng)頻率更高時(shí)，它過(guò)長(zhǎng)的管腳就會(huì)產(chǎn)生很高的阻抗和寄生電容，這會(huì)影響它的穩(wěn)定性和頻率提升的難度。這也就是DDR的核心頻率很難突破275MHZ的原因。而DDR2內(nèi)存均采用FBGA封裝形式。不同于目前廣泛應(yīng)用的TSOP封裝形式，F(xiàn)BGA封裝提供了更好的電氣性能與散熱性，為DDR2內(nèi)存的穩(wěn)定工作與未來(lái)頻率的發(fā)展提供了良好的保障。  

    DDR2內(nèi)存采用1.8V電壓，相對(duì)于DDR標(biāo)準(zhǔn)的2.5V，降低了不少，從而提供了明顯的更小的功耗與更小的發(fā)熱量，這一點(diǎn)的變化是意義重大的。  

    DDR2采用的新技術(shù)：  

    除了以上所說(shuō)的區(qū)別外，DDR2還引入了三項(xiàng)新的技術(shù)，它們是OCD、ODT和Post CAS。  

    OCD（Off-Chip Driver）：也就是所謂的離線驅(qū)動(dòng)調(diào)整，DDR II通過(guò)OCD可以提高信號(hào)的完整性。DDR II通過(guò)調(diào)整上拉（pull-up）/下拉（pull-down）的電阻值使兩者電壓相等。使用OCD通過(guò)減少DQ-DQS的傾斜來(lái)提高信號(hào)的完整性；通過(guò)控制電壓來(lái)提高信號(hào)品質(zhì)。  

    ODT：ODT是內(nèi)建核心的終結(jié)電阻器。我們知道使用DDR SDRAM的主板上面為了防止數(shù)據(jù)線終端反射信號(hào)需要大量的終結(jié)電阻。它大大增加了主板的制造成本。實(shí)際上，不同的內(nèi)存模組對(duì)終結(jié)電路的要求是不一樣的，終結(jié)電阻的大小決定了數(shù)據(jù)線的信號(hào)比和反射率，終結(jié)電阻小則數(shù)據(jù)線信號(hào)反射低但是信噪比也較低；終結(jié)電阻高，則數(shù)據(jù)線的信噪比高，但是信號(hào)反射也會(huì)增加。因此主板上的終結(jié)電阻并不能非常好的匹配內(nèi)存模組，還會(huì)在一定程度上影響信號(hào)品質(zhì)。DDR2可以根據(jù)自已的特點(diǎn)內(nèi)建合適的終結(jié)電阻，這樣可以保證 佳的信號(hào)波形。使用DDR2不但可以降低主板成本，還得到了 佳的信號(hào)品質(zhì)，這是DDR不能比擬的。  

    Post CAS：它是為了提高DDR II內(nèi)存的利用效率而設(shè)定的。在Post CAS操作中，CAS信號(hào)（讀寫(xiě)/命令）能夠被插到RAS信號(hào)后面的一個(gè)時(shí)鐘周期，CAS命令可以在附加延遲（Additive Latency）后面保持有效。原來(lái)的tRCD（RAS到CAS和延遲）被AL（Additive Latency）所取代，AL可以在0，1，2，3，4中進(jìn)行設(shè)置。由于CAS信號(hào)放在了RAS信號(hào)后面一個(gè)時(shí)鐘周期，因此ACT和CAS信號(hào)永遠(yuǎn)也不會(huì)產(chǎn)生碰撞沖突。  

    總的來(lái)說(shuō)，DDR2采用了諸多的新技術(shù)，改善了DDR的諸多不足，雖然它目前有成本高、延遲慢能諸多不足，但相信隨著技術(shù)的不斷提高和完善，這些問(wèn)題終將得到解決。

相關(guān)文章

• 上一篇： 主芯片組與內(nèi)存不匹配 
• 下一篇： 內(nèi)存為何有的“兩面性”