集成電路介紹：譯碼器74HC138中文資料

74hc138 3-8線譯碼器,譯碼器也稱解碼器，譯碼過程實際上是一種翻譯過程,即編碼之逆過程。譯碼器之輸入是n位二值代碼，輸出是m個表征代碼原意之狀態信號（或另一種代碼）。一般情況下有m小于等于2之n次方，即譯碼器輸入線比輸出線要少。譯碼器按其功能可分為三大類：

（1）變量譯碼器：將輸入之二進制代碼還原為原始輸入信號。例如有兩位二進制代碼（0 ，1），可經譯碼器還原為四個信號狀態（0，0）（0，1）（1，0) (1，1)

（2）代碼變換譯碼器：用于將一個數據之不同代碼之間之相互轉換。例如二－十進制譯碼器可將8421碼轉換為十個狀態。

（3）顯示譯碼器：將數字、文字或符號之代碼還原成相應之數字、文字、符號并顯示出來之電路

74hc138 3-8線譯碼器/CD74HC138 ，CD74HC238和CD74HCT138 ， CD74HCT238是高速硅柵CMOS解碼器，適合內存地址解碼或數據路由應用。

hc138 作用原理于高性能之存貯譯碼或要求傳輸延遲時間短之數據傳輸系統,在 高性能存貯器系統中,用這種譯碼器可以提高譯碼系統之效率。將快速賦能電路用于高速存貯器時,譯碼器之延遲時間和存貯器之賦能時間通常小于存貯器之典型存取時間,這就是說由肖特基鉗位之系統譯碼器所引起之有效系統延遲可以忽略不計。HC138 按照三位二進制輸入碼和賦能輸入條件,從8 個輸出端中譯出一個
低電平輸出。兩個低電平有效之賦能輸入端和一個高電平有效之賦能輸入端減少了擴展所需要之外接門或倒相器,擴展成24 線譯碼器不需外接門;擴展成32 線譯碼器,只需要接一個外接倒相器。在解調器應用中,賦能輸入端可用作數據輸入端。

74HC138 74HCT138 T1TRUTH TABLE真值功能表 INPUTS 輸入 Outputs輸出 ENABLE 使能 ADDRESS地址 E3 E2 E1 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 X X H X X X H H H H H H H H L X X X X X H H H H H H H H X H X X X X H H H H H H H H H L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H H L L H H H H H H H H H H L

CD74HC238, CD74HCT238 T1TRUTH TABLE真值表

INPUTS 輸入 Outputs輸出 ENABLE 使能 ADDRESS地址 E3 E2 E1 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 X X H X X X L L L L L L L L L X X X X X L L L L L L L L X H X X X X L L L L L L L L H L L L L L H L L L L L L L H L L L L H L H L L L L L L H L L L H L L L H L L L L L H L L L H H L L L H L L L L H L L H L L L L L L H L L L H L L H L H L L L L L H L L H L L H H L L L L L L L H L H L L H H H L L L L L L L H

                    圖1 引腳圖                                                   圖2 功能圖

                                        圖3 測試電路和波形

應用電路：

                                圖4 舞臺發光二極管燈光

                             圖5 可編程時鐘定時器電路

由上表可見74HC138譯碼器輸出低電平有效。為增加譯碼器功能，除三個輸入端C、 B、 A 外，還設置了G1、/G2A，/G2B，使譯碼器具有較強之抗干擾能力且便于擴展。

當G1＝0時，不管其他輸入如何，電路輸出均為“1”，即沒有譯碼輸出；只有當G1＝1，且/G2A＝/G2B＝0時，譯碼器才處于允許工作狀態，輸出與輸入二進制碼相對應，如 CBA=110 時，Y6輸出低電平。